Eintrag weiter verarbeiten
FPGA Implementation of a High Speed Multiplier Employing Carry Lookahead Adders in Reduction Phase
Gespeichert in:
Zeitschriftentitel: | International Journal of Computer Applications |
---|---|
Personen und Körperschaften: | |
In: | International Journal of Computer Applications, 116, 2015, 17, S. 27-31 |
Format: | E-Article |
Sprache: | Unbestimmt |
veröffentlicht: |
Foundation of Computer Science
|
Schlagwörter: |